华为的「韬定律」，是创新还是噱头？

概览

本期是一期临时加更节目，围绕华为在国际研讨会上提出的「韬定律」展开讨论。主持人与嘉宾张海军试图回答三个问题：韬定律到底是什么、它与摩尔定律和先进封装有什么关系，以及它究竟是技术创新还是营销包装。

嘉宾认为，韬定律的核心是把衡量半导体进步的指标从传统的制程节点、晶体管尺寸，转向系统层面的“时间”或延迟缩短。只要某项技术能减少系统完成任务的时间，就可以被视为有价值的技术进步。

节目总体判断较为中性：韬定律不是简单噱头，但也不是已经落地的“国产芯片王炸”。其中较核心的创新点是更前置地考虑 Cell-to-Cell 的逻辑堆叠，但其真正实现仍依赖新的 EDA 工具、封装工艺和系统级工程能力。

分段落总结

[00:14] 临时加更与讨论背景

[事实] 主持人介绍，本期是在制作存储芯片超级周期节目过程中临时加更，因为华为前一天发布了「韬定律」并上线相关系统论文。 [事实] 节目希望讨论「韬定律」是什么，以及它可能对半导体行业产生什么影响。 [事实] 连线嘉宾是前新思科技高级工程师、公众号“福利业的猫”主理人张海军。 [推测] 这期节目定位不是完整技术论文解读，而是针对社交网络热议进行快速判断和澄清。

[01:26] 韬定律的核心：用时间替代制程节点作为指标

[事实] 嘉宾说，韬定律是用时间常数替代传统晶圆、晶体管尺寸，作为衡量半导体进步的主要指标。 [事实] 过去常用几纳米、七纳米、五纳米、三纳米等制程节点衡量先进程度。 [事实] 嘉宾认为，无论缩小晶体管尺寸，还是提高互联带宽和速率，最终目的都是节省时间。 [推测] 韬定律更像是评价维度的转换，而不是单一器件或单项工艺的发明。

[02:20] 从单点工艺转向系统级方法论

[事实] 嘉宾强调，韬定律不是单指某一项技术，也不只局限于半导体单点环节，而是系统级方法论。 [事实] 论文中提到从门级、芯片级到系统级，都可以通过技术更新降低时间。 [事实] 主持人总结说，以前更关注晶体管之间的物理距离，现在则转向传输速率或传输时间。 [推测] 这种表述与当前产业从“单芯片性能”转向“系统效率”的趋势一致。

[03:12] 逻辑折叠与传统 3D 封装的区别

[事实] 华为论文中提到 folding，即逻辑折叠。 [事实] 嘉宾解释，常见 3D 封装多是 die 与 die 之间的堆叠，也就是芯片与芯片之间的堆叠。 [事实] 嘉宾称，华为讨论的重点更接近 Cell-to-Cell 的堆叠，需要在芯片设计一开始就考虑单元之间的立体堆叠。 [事实] 嘉宾表示，这种设计需要一套全新的 EDA 工具，而目前全球还没有哪个产品真正使用这种技术。 [推测] 逻辑折叠的难点不只在封装，而在设计流程和工具链必须前置重构。

[04:37] 为什么堆叠能缩短时间

[事实] 嘉宾说，逻辑堆叠的目标是提高晶体管密度并节省时间。 [事实] 采用 3D 堆叠后，一些关键路径不需要在平面上绕很远连接，而可以在空间上直接连接，从而缩短连接距离。 [事实] 主持人用“二维平面修房子”变成“盖楼房”的比喻来解释：原本相距很远的逻辑门，可以通过垂直方向缩短信号传导距离。 [推测] 节目将韬定律的优势主要归结为互联路径缩短，而不是单纯晶体管尺寸变小。

[06:27] 对“是否独创”的质疑

[事实] 主持人提到，网上有人认为台积电 CoWoS、AMD 3D V-Cache 等技术也用到了相关思路，因此华为并非独创。 [事实] 嘉宾认可 3D 堆叠本身不是中国原创，也不是华为独有，许多公司已经在使用较成熟的方案。 [事实] 嘉宾同时强调，Cell-to-Cell 堆叠目前还没有看到其他公司使用。 [推测] 节目区分了“3D 堆叠作为通用方向”与“在设计前期引入 Cell-to-Cell 逻辑折叠”这两个层次。

[06:39] 韬定律是否配得上“定律”之名

[事实] 主持人提到，有负面观点认为既然称为定律，就应该有可量化数据。 [事实] 嘉宾回应称，华为论文中写了明确公式，并给出不同场景下的量化提升数字。 [事实] 嘉宾提到，AI 端每年可快 10 倍，手机端约快 1.3 倍，智驾端约快 1.5 倍。 [推测] 嘉宾认为，至少从论文表达看，韬定律并非完全没有量化基础。

[07:15] 为什么英伟达、谷歌等海外公司没有采用类似方案

[事实] 主持人追问，如果这个理论先进，为什么英伟达、谷歌等海外公司没有采用。 [事实] 嘉宾认为，领先者的选择未必是最优解，因为海外大厂可以使用全球最先进的制程、封装和供应链方案。 [事实] 嘉宾说，中国企业受到更多限制，因此需要选择适合自己的创新路径。 [事实] 嘉宾举例称，华为某些存储访问方案路径更短、延迟更小，不能因此认为海外方案一定最正确。 [推测] 韬定律在节目中被解释为受约束条件下的系统性替代路径，而不是简单复制海外路线。

[09:13] 381 款芯片是否已经用了 Cell-to-Cell 堆叠

[事实] 主持人提到，华为发布会上说已经基于韬定律设计和生产出 381 款芯片。 [事实] 嘉宾明确说，这并不意味着这些芯片已经采用 Cell-to-Cell 堆叠，因为该方案依赖新的 EDA 工具，而工具还没有成熟。 [事实] 嘉宾理解为，这些芯片是在韬定律的方法论下设计，即采用能缩短系统时间的新技术。 [推测] “基于韬定律”在这里可能是较宽泛的系统设计原则，不等同于所有关键技术已经完全落地。

[10:16] 行业其实都在追求缩短系统时间

[事实] 嘉宾说，虽然韬定律由华为提出，但海外大厂和国内大厂也都在往缩短系统时间的方向努力。 [事实] 嘉宾提到，谷歌 TPU 的提升并不只在算力，也包括互联层面的提升。 [事实] 嘉宾认为，摩尔定律撞墙早已被讨论，英伟达的超节点、台积电的 3D 封装等，都是在晶体管平面密度难以继续增加时提高系统效率的路径。 [推测] 华为的新命名强化了这个产业趋势，但趋势本身并非华为独有。

[10:51] 对“营销话术”批评的回应

[事实] 主持人提到，有文章称华为韬定律是一场精致设计的话术包装。 [事实] 嘉宾认为不是噱头，并称华为的研发能力在中国乃至全球都很强。 [事实] 嘉宾承认“τ”或时间常数是电路课程中已有的基础概念。 [事实] 嘉宾认为，把衡量指标从晶体管密度转向系统时间是合理的，因为现在产业更关注系统使用效率，而不只是单芯片算力。 [推测] 嘉宾的态度是：概念来源并不新，但重新组织成系统级评价框架仍有意义。

[12:46] 核心创新与尚未验证的部分

[事实] 嘉宾承认，相关技术并不是完全独家，但批评文章列举的多是 die 与 die 的堆叠，而不是 Cell 与 Cell 的堆叠。 [事实] 主持人总结，Cell-to-Cell 堆叠应是韬定律非常核心的创新点。 [事实] 嘉宾说，当前没有工具能支持这种设计，因此需要全新的 EDA 工具。 [事实] 嘉宾承认，如果目前没有芯片真正采用 Cell-to-Cell 堆叠，那么其合理性主要来自理论推断。 [推测] 这一段显示，韬定律最具争议的地方在于从理论框架到工程实物之间仍有距离。

[13:46] 落地瓶颈：EDA 与封装工艺

[事实] 嘉宾说，实现韬定律前期很依赖 EDA 工具。 [事实] 嘉宾补充，到三维堆叠封装阶段，对封装工艺也有要求。 [事实] 主持人问大家兴奋的原因，嘉宾认为摩尔定律太出名，加上 AI 带动半导体热度，华为提出新定律带来了想象空间。 [推测] 市场兴奋更多来自叙事和长期可能性，而不是已经可量产的确定成果。

[14:28] 2031 年等效 1.4 纳米的判断

[事实] 主持人提到，华为文章称到 2031 年，基于韬定律并使用相对成熟制造工艺，芯片晶体管密度和性能可达到等同于 1.4 纳米顶尖制程的水平。 [事实] 嘉宾认为这不算夸张，因为现在所说的两纳米、三纳米也不是单纯物理尺寸，而是等效后的尺寸。 [事实] 主持人总结说，韬定律既没有网上说的那么乐观，也不是纯粹噱头，确实有一定技术突破。 [推测] “等效 1.4 纳米”更像系统性能对标，而不是实际制造线宽达到 1.4 纳米。

[15:20] 华为的工具链积累与后续可能

[事实] 嘉宾说，华为被制裁后，前期买断了一些 EDA 工具，以维持当时产品的正常研发。 [事实] 嘉宾说，华为知道工具无法继续升级，因此内部在研发新的 EDA 工具，也与国内其他 EDA 公司合作。 [事实] 嘉宾认为，华为既然敢提出逻辑折叠概念，内部应有一定技术积累，甚至可能已有部分工具可实现。 [推测] 新 EDA 工具可能正在推进中，但节目没有提供具体发布时间、产品形态或验证结果。

播客点评/总结

这期节目的价值在于把社交媒体上的“王炸”与“噱头”两种极端叙事拉回到工程讨论：韬定律的重点不是单个纳米节点，而是系统级时间缩短；其亮点是 Cell-to-Cell 逻辑折叠的设想，但短板是落地验证和工具链仍不清晰。

嘉宾的分析比较克制，既承认 3D 堆叠不是华为独创，也指出华为提出的前置逻辑折叠与传统 die-to-die 堆叠存在差异。这种区分有助于理解争议：韬定律不是凭空发明一个物理规律，而是把已有产业趋势重新组织成一套评价和设计方法。

[推测] 节目的局限在于，它主要基于公开论文、发布会信息和嘉宾工程经验判断，缺少具体芯片实测、EDA 工具细节和量产案例。因此更适合作为理解争议的入门解读，而不是对技术成败的最终结论。

[推测] 适合关注半导体、AI 算力、先进封装、国产 EDA 和华为技术路线的听众收听；如果听众只想知道“华为是否已经追上最先进制程”，这期节目给出的答案会更审慎：方向值得关注，但仍需等待工程验证。